CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - VHDL Generator

搜索资源列表

  1. M-sequence-generator

    0下载:
  2. M sequence generator using VHDL-M sequence generator
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:212262
    • 提供者:jkl
  1. m

    0下载:
  2. m序列信号发生器的设计,用于保密通信,和信息加密,属于流密码。-m sequence signal generator designed for confidential communications, and information encryption, part of stream ciphers.
  3. 所属分类:Communication

    • 发布日期:2017-03-22
    • 文件大小:151407
    • 提供者:yuhai
  1. SignalGenerator

    0下载:
  2. 信号发生器课程设计论文,包含了源程序,设计步骤,及总体的框架 -Signal Generator curriculum design papers, including the source code, design steps, and the overall framework of the
  3. 所属分类:software engineering

    • 发布日期:2017-03-26
    • 文件大小:329965
    • 提供者:LFwen
  1. FPGApinlvji

    0下载:
  2. 当年本科时的毕业设计,信号发生器和频率计-The time of the year undergraduate graduate design, signal generator and frequency counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:10384
    • 提供者:zhanglei
  1. vga

    0下载:
  2. 电视机彩条发生器,有文字,图案等多种选择模式-TV Color Bar Generator, with text, patterns and other selection mode
  3. 所属分类:Other systems

    • 发布日期:2017-04-05
    • 文件大小:7185
    • 提供者:ryoheihan
  1. uart16550_latest[1].tar

    0下载:
  2. 开源UART IP核16550,该IP核兼容16550 UART,具有Modem功能,完全可编程的串行接口具有可设置的字符长度、奇偶校验、停止位以及波特率生成器。-Open-source UART IP core 16550, the IP core is compatible with 16550 UART, with Modem function, fully programmable serial interface can be set up with a character lengt
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1559265
    • 提供者:lisa1027
  1. vga5

    0下载:
  2. VGA彩条发生器设计,可实现8条横、竖彩条和多彩棋盘格的显示。经过硬件测试,-VGA Color Bar Generator designed to achieve the eight horizontal, vertical color bars and colorful checkerboard display. After the hardware test,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:280754
    • 提供者:wdw
  1. PRBS

    0下载:
  2. pseudo random bit sequence generator
  3. 所属分类:Modem program

    • 发布日期:2017-04-01
    • 文件大小:10585
    • 提供者:sai
  1. Sinewave

    0下载:
  2. vhdl code for sine wave generator
  3. 所属分类:VHDL-FPGA-Verilog

  1. zuoye2

    0下载:
  2. vhdl语言实现阶梯方波发生器 周期为8 -Step square-wave generator
  3. 所属分类:software engineering

    • 发布日期:2017-05-13
    • 文件大小:3584322
    • 提供者:glorygo
  1. dds-sin-generator

    0下载:
  2. 正铉波发生器 dds 一共有8个vhdl文件组成。其中dds为头文件-dds
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:6704
    • 提供者:李磊
  1. sha_core

    0下载:
  2. sha码生成电路,包括测试和仿真环境。 sha码生成电路,包括测试和仿真环境。-sha code generator, include test and simulation scr ipt。
  3. 所属分类:Other systems

    • 发布日期:2017-04-07
    • 文件大小:134999
    • 提供者:谢云松
  1. VGA

    0下载:
  2. VGA彩条信号发生器的设计。用到了RGB三基色来组成八种颜色构成彩条信号。-VGA color bar signal generator design. Use of the RGB three primary colors to form the eight kinds of colors of color bar signal.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:407414
    • 提供者:huangdeyi
  1. SIGNAL_GEN

    0下载:
  2. 利用EDA的VHDL硬件描述语言设计的函数信号发生器,可以产生递增、递减斜波,三角波,阶梯波,正弦波,方波-The use of EDA, VHDL hardware descr iption language design function of the signal generator can generate increased progressively decreasing ramp, triangle wave, step-wave, sine wave, square wave
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:518701
    • 提供者:心心
  1. usefulUART

    0下载:
  2. UART是广泛使用的串行数据通讯电路。本设计包含UART发送器、接收器和波特率发生器。设计应用EDA技术,基于FPGA器件设计与实现UART。 -UART is a widely used serial data communication circuits. This design includes UART transmitter, receiver and baud rate generator. Design and Application of EDA technology, ba
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:4571
    • 提供者:
  1. vhdl_code_files

    0下载:
  2. contains some self generated vhdl files. it includes a clock generator, CRc generator, pulse generator etc.
  3. 所属分类:Other systems

    • 发布日期:2017-04-02
    • 文件大小:10560
    • 提供者:pri
  1. ps2

    0下载:
  2. 使用fpga 10k20 和dac0832构成一个音乐发生器,按键采用ps2键盘。可以产生32个音阶-Using fpga 10k20 and dac0832 form a music generator, using ps2 keyboard keys. Can produce 32 scales
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:67439
    • 提供者:王志华
  1. FPGA_UART

    0下载:
  2. 本例用VHDL语言在FPGA上实现UART的控制,包括了波特率发生器,接收器,发送器,奇偶校验模块,以及滤波模块和测试模块,能让您更透彻的了解UART的工作原理。-In this case the FPGA using VHDL language to achieve UART' s control, including the baud rate generator, receiver, transmitter, parity modules, and filtering module
  3. 所属分类:Com Port

    • 发布日期:2017-05-19
    • 文件大小:5170208
    • 提供者:xinhua
  1. 20080108103305384

    0下载:
  2. 本系统是采用EDA技术设计的一个简易的八音符电子琴和音乐发生器,该系统基于计算机中时钟分频器的原理,采用自顶向下的设计方法来实现,它可以通过按键输入来控制音响。系统由乐曲自动演奏模块、乐器演示模块琴/乐功能选择模块、音调发生模块和数控分频模块五个部分组成。系统实现是用硬件描述语言VHDL按模块化方式进行设计,然后进行编程、时序仿真、整合。本系统功能比较齐全,有一定的使用价值.-The system is designed using EDA technology with a simple ei
  3. 所属分类:Compiler program

    • 发布日期:2017-04-02
    • 文件大小:50368
    • 提供者:123
  1. DDS-FM-FPGA

    0下载:
  2. DDS介绍,FM信号发生器的设计!基于DDS技术的FM信号发生器的设计及其FPGA实现-DDS introduced, FM Signal Generator! FM signal based on DDS technology and FPGA Implementation Generator
  3. 所属分类:Project Design

    • 发布日期:2017-03-26
    • 文件大小:356572
    • 提供者:雨夜里
« 1 2 3 4 5 6 78 9 10 11 12 ... 24 »
搜珍网 www.dssz.com